PATENT ABSTRACTS OF JAPAN

(11) Publication number: **09319453** A

(43) Date of publication of application: 12.12.97

(51) Int. Cl

G06F 1/04 G06F 9/38 G06F 15/78

(21) Application number: 08136698

(22) Date of filing: 30.05.96

(71) Applicant:

NEC CORP

(72) Inventor:

CHIBA MASAKAZU

OUCHI MITSUO


(54) LOW POWER CONSUMPTION **MICROPROCESSOR**

(57) Abstract:

PROBLEM TO BE SOLVED: To reduce the power consumption by operating only a register and an arithmetic circuit corresponding to the size of width of data path under execution of which data length of execution instruction is predetermined based on processing contents.

SOLUTION: A control signal generator 102 inputs instruction information from an instruction decoder 101 and outputs a control signal for commanding operations to respective registers A111, B112 and C113 and arithmetic circuits B112 and C123 and the supply of clocks to the respective inactive registers and arithmetic circuits is stopped. Therefore, when the reduction of power consumption is requested, only the register and arithmetic circuit to be operated can be operated corresponding to the length of data to be processed, and power consumption can be reduced without generating any data path part to be uselessly operated.

COPYRIGHT: (C)1997,JPO



(19)日本国特許庁(JP)

(12) 特 許 公 報 (B 2)

(11)特許番号

第2778583号

(45)発行日 平成10年(1998) 7月23日

(24)登録日 平成10年(1998)5月8日

(51) Int.Cl. ⁶		識別記号	FΙ		
G06F	1/04	301	G06F	1/04	301C
	9/38	370		9/38	3 7 0 X
	15/78	5 1 0		15/78	5 1 0 P

請求項の数3(全 6 頁)

(21)出願番号	特願平8-136698	(73)特許権者 000004237
		日本電気株式会社
(22)出顧日	平成8年(1996)5月30日	東京都港区芝五丁目7番1号
		(72)発明者 千業 雅一
(65)公開番号	特開平9-319453	東京都港区芝五丁目7番1号 日本電気
(43)公開日	平成9年(1997)12月12日	株式会社内
審查請求日	平成8年(1996)5月30日	(72)発明者 大内 光郎
		東京都港区芝五丁目7番1号 日本電気
		株式会社内
		(74)代理人 弁理士 京本 直樹 (外2名)
		審査官 石田 信行
		(56)参考文献 特開 平4-127210 (JP, A)
		特開 平3-286213 (JP, A)
		特開 平3-167615 (JP, A)
		投終買に続く

(54) 【発明の名称】 低消費電力マイクロプロセッサ

1

(57)【特許請求の範囲】

【請求項1】 ビット長が異なるデータを処理する命令を扱うマイクロプロセッサにおいて、前記命令に前記ビット長を指定するビット長サイズ情報が埋め込まれた命令フォーマットを用いるとともに、前記命令を解読する命令デコーダと、前記命令の処理内容に準じてそれぞれ予め定められた前記ビット長に対応したビット幅をもつ、複数のレジスタおよび複数の演算回路と、同じビット幅をもつ前記レジスタおよび前記演算回路相互間をそれぞれ接続するデータバスと、前記命令デコーダで解読された制御情報に含まれる前記ビット長サイズ情報を抽出し、との情報に対応する前記ビット幅をもった前記レジスタおよび前記演算回路へそれぞれクロック信号を供給するか否かを制御する制御信号生成手段とを備えることを特徴とする低消費電力マイクロプロセッサ。

2

【請求項2】 前記制御信号生成手段は、実行中の前記命令から抽出された前記ピット長サイズ情報をデコードし、そのデコード結果にそれぞれ対応する前記レジスタおよび前記演算回路にクロック信号が供給されるように制御し、前記デコード結果に対応しない前記レジスタおよび前記演算回路にはクロック信号が供給されないように構成される請求項1記載の低消費電力マイクロプロセッサ。

ト幅をもつ前記レジスタおよび前記演算回路相互間をそれぞれ接続するデータバスと、前記命令デコーダで解読 10 命令は、イミディエイト形式またはレジスタ形式の命令された制御情報に含まれる前記ビット長サイズ情報を抽出し、との情報に対応する前記ビット幅をもった前記レジスタおよび前記演算回路へそれぞれクロック信号を供 ッサ。

【発明の詳細な説明】

[0001]

3

【発明の属する技術分野】本発明は低消費電力マイクロ プロセッサに係わり、特に実行中の命令から抽出された ビット長情報にそれぞれ対応するレジスタおよび演算回 路のみを動作させ、非実行中の命令で扱うビット長をも つレジスタおよび演算回路に供給されるクロックを停止 するようにした低消費電力マイクロプロセッサに関す る。

[0002]

【従来の技術】一般的なコンピュータは、フォンノイマ ンが提案した技術以来、次に述べるような構成要素を備 10 えるようになった。すなわち、中央処理装置(CP U)、記憶装置(メモリ)、入出力装置(I/O)の3 要素である。中央処理装置、すなわちプロセッサはさら に演算部と制御部とからなる。

【0003】ここでいう演算部とは、現在データパスと 呼ばれるものであり、次の3つ構成要素、すなわち、A LUやシフタ等の演算回路およびレジスタと、これら相 互間を接続するとともにデータを伝達するための通信バ

【0004】また、コピュータの構成は、その時代に使、20 用可能なハードウェア技術に強く依存している。つま り、プロセッサが出現した当時は、上述したデータバス が4ビット構成であった。すなわち、レジスタおよび演 算回路等で処理が可能なデータ等が4ビットの幅であっ 10-

【0005】同様にこれらのハードウェア間を接続して いる通信バスも4本であった。しかし、半導体の微細化 技術が進歩してくると、プロセッサ内にインプリメント 可能ハードェア量が膨大なものとなってきたために、レ ジスタおよび演算回路の機能が飛躍的に向上してきた。 【0006】この機能向上とともに、処理の可能なデー タ長、つまりデータパスの幅が<u>4</u>ビットから8ビット へ、8ビットから16ビットへと拡張され、現在の高性 能プロセッサでは、データパスの幅が64ビットへと増 加してきている。

【0007】また、プロセッサは従来の計算装置として のコンピュータなどの処理装置から電気製品の計算処理 装置へとその応用分野はすます広がってきている。

【0008】最近では、電池駆動型の電気製品にも用い られ、その処理能力への要求が高まるにつれて、高性能 40 なプロセッサを用いるケースが増加している。このよう な場合、電力源が電池であるということで、消費電力の 低減に対する要求が高まってきている。

【0009】上述したように進歩してきたプロセッサ は、データバス幅の増大と、消費電力の低減という相反 する課題に直面している。データパス幅の増大は、半導 体微細化技術により、現在では容易に実現しているが、 消費電力の低減に関しては、回路等の設計方法を工夫す ることによって実現している。

アーキクチァ」、ヘネシー・アンド・パターソン著、1 992年12月発行を参照すると、動作スピードを上げ るために、動的な処理回路 (ダイナミッ回路) が用いら れていたが、これを静的な処理回路(スタテック回路) を用いることで、無駄な電流を排除したり、内部の実行 回路をパイプライン化することで、不用な回路に対する 電力供給を停止し、消費電力を低減している。

【0011】また、高機能なプロセッサでは、処理する ことの出来るデータ長を数種類用意しているが、演算回 路、すなわち、ALU、シフタなどの演算を行なう回路 およびレジスタなどは、分割されることなく、常にデー タパスの幅で動作していた。

【0012】例えば、8、16、および64ビットのデ ータそれぞれのデータを処理することのできる64ビッ トプロセッサにおいて、それぞれのデータを処理する場 合でも常に演算回路を動作させていた。つまり、4ビッ トのデータを処理する場合でも64ビット幅の演算回路 を動作させていたために、処理をするデータ長に関わら ず、消費電力が一定であった。

【0013】ここで、従来のマイクロプロセッサの構成 例を示した図5を参照すると、このマイクロプロセッサ (図中のCPU) 300は8ビット、16ビットおよび 32ビットのデータを処理することが可能な32ビット 幅のデータパスを備えた32ビットプロセッサである。 【0014】このプロセッサの演算回路321は32ビ ット幅で構成さている。また、レジスタ311も32ビ ットになっている。制御信号生成器302は命令デコー ダ301より命令情報を入力し、レジスタ311、演算 回路321に動作を指示する制御信号331および34 1を出力する。つまり、扱うデータ長の大きさに関かわ らず、常に全てのレジスタおよび演算回路が動作してい た。

[0015]

【発明が解決しようとする課題】上述したように従来の プロセッサは、ビットのデータを処理する場合、処理を 行なうための実行命令のデータ長が処理内容に準じてあ らかじめ定められたデータバスの幅の大きさに関かわら ず、常に全てのレジスタおよび演算回路が動作していた ので、無駄、データパスが生じることになり消費電力を 削減することが出来ず、したがって消費電力が一定であ

【0016】本発明の目的は、上述の問題点に鑑みなさ れたものであり、電池駆動のプロセッサにおいて、実行 命令のデータ長が処理内容に準じてあらかじめ定められ た実行中の命令のデータバスの幅の大きさに順じたレジ スタおよび演算回路のみ動作させることにより、消費電 力を低減することにある。

[0017]

【課題を解決するための手段】本発明の低消費電力マイ 【0010】例えば、日経BP社発行の「コンピュータ 50 クロプロセッサの特徴は、ビット長が異なるデータを処 理する命令を扱うマイクロプロセッサにおいて、前記命 令に前記ビット長を指定するビット長サイズ情報が埋め 込まれた命令フォーマットを用いるとともに、前記命令 を解読する命令デコーダと、前記命令の処理内容に準じ てそれぞれ予め定められた前記ビット長に対応したビッ ト幅をもつ、複数のレジスタおよび複数の演算回路と、 同じビット幅をもつ前記レジスタおよび前記演算回路相 互間をそれぞれ接続するデータパスと、前記命令デコー ダで解読された制御情報に含まれる前記ビット長サイズ 情報を抽出し、この情報に対応する前記ビット幅をもっ 10 た前記レジスタおよび前記演算回路へそれぞれクロック 信号を供給するか否かを制御する制御信号生成手段とを 備えることにある。

【0018】また、前記制御信号生成手段は、実行中の 前記命令から抽出された前記ビット長サイズ情報をデコ <u>ードし、そのデコード結果</u>にそれぞれ対応する前記レジ スタおよび前記演算回路にクロック信号が供給されるよ うに制御し、前記デコード結果に対応しない前記レジス タおよび前記演算回路にはクロック信号が供給されない ように構成される。

【0019】さらに、前記制御信号生成手段に供給され る前記命令は、イミディエイト形式またはレジスタ形式 の命令フォーマットのいずれであっても、前記ビット長 サイズ情報を有する。

[0020]

【発明の実施の形態】まず、本発明の第1の実施の形態 について図面を参照しながら説明する。図1は本発明の 低消費電力マイクロプロセッサの第1の実施の形態を示 すブロック図であり、図2は命令セットの命令フォーマ ットを示す図である。

【0021】本発明のマイクロプロセッサは、一例とし て8ビット、16ビットおよび32ビットのデータを処 理することが可能な32ビット幅のマイクロプロセッサ を用いて説明する。

【0022】図1をを参照すると、本プロセッサのデー タパスは、処理可能な最小データ長である8ビットごと に分割されており、またレジスタも8ビットごとに分割 さている。制御信号生成器102は、命令デコーダ10 1で生成された命令情報から制御対象となるレジスタお よび演算回路のデータビット長情報103のみを抽出し 40 合は、ビット24は1を、ビット25は0を示す。 て入力し、各レジスタA111、B112およびC11 3と、演算回路A121、B122およびC123とに 動作を指令する制御信号を出力し、これらのレジスタお よび演算回路を動作させない場合は、これらにレジスタ 制御用クロック131、132、133、および演算回 路制御用クロック141、142、143の供給がそれ ぞれ停止されている。レジスタおよび演算回路間は通信 バス151~153で、レジスタおよびシステムインタ フェース間は通信バス161~163でそれぞれ接続さ れる。

【0023】また本プロセッサの命令セットは、データ を取り扱う命令の場合、図2に示すように、命令コード 中に対象となるデータ長が示されている。

【0024】本実施の形態では、マイクロプロセッサは 図2に示した命令コードのフォーマッを用いる。命令コ ードは、32ビットの固定長であり、イミディエイト形 式とレジスタ形式との2つの命令フォーマッを用意し、 どちらもビット24、25にサイズ領域をもち、データ 処理を行なう場合のデータ長示す。

【0025】例えば、イミディエイト形式の場合は、ビ ット26~31がオペレーションコード(OP)、ビッ ト24および25が命令のデータ長で、ここでいうデー タビット長情報103であり、SIZE=00が8ビッ トデータ命令、SJZE=01が16ビットデータ命 令、SIZE=11が32ビットデータ命令を示し、ビ ット20~23がソースレジスタ1番号(SRC1)、 ビット16~19がターゲットレジスタ番号(TARG IATE) コードである。

【0026】一方、レジスタ形式は、ビット26~31 がオペレーションコード(OP)、ビット24および2 5が命令のデータ長で、SIZE=00が8ビットデー タ命令、SIZE=01が16ビットデータ命令、SI ZE=11が32ビットデータ命令を示し、ビット20 ~23がソースレジスタ1番号(SRC1)、ビット1 6~19がターゲットレジスタ番号(TARGET)、 ビット12~15がソースレジスタ2番号(SRC 2)、ビット8~11がシフト命令のシフト数(S A)、ビット0~15がサブオペレーションコードであ 30 る。

【0027】それぞれのデコード論理は、図2に示すよ うに、ビット24および25に対して、レジスタおよび 演算回路がONのときはクロックを供給し、OFFのと きはクロックの供給を停止することを示している。

【0028】命令フォーマットのビット24が0、ビッ ト25も0の場合、データ長は8ビットを示す。以下同 様に、ビット24、25がそれぞれ1、0の場合、16 ビットを示し、24、25がそれぞれ1、1の場合は3 2ビットデータを示す。つまり、16ビットの減算の場

【0029】命令デコーダ101は、命令を解読すると きに、処理を行なう<u>この命令の</u>データ長を命令コード中 の前述のサイズ領域24および25から読み取り、制御 信号生成器102に出力する。

【0030】制御信号生成器102は、一般的に使用さ れているデコーダ回路で構成することが出来、ここでは データ長サイズの2ビットの組み合せに対してレジスタ および演算回路6個をそれぞれ所定の組み合せで選択す るように構成すればよい。

50 【0031】命令デコーダ101からのデータ長情報を

基に動作可能にする各レジスタA111、B112およ びC113と、各演算回路A121、B122およびC 123を選択し、動作させるためのクロックを供給す

7

【0032】そのとき、動作させないレジスタおよび演 算回路には、クロックを供給しないので、無駄な電力の 消費を抑制する。

【0033】図3に制御信号生成器102におけるクロ ック生成の出力論理を示す。図3を参照すると、例え ば、16ビットの減算命令を実行する場合、16ビット 10 の減算命令を命令デコーダ101でデコードすると、ビ ット24および25がそれぞれ1、および0の情報が得 られるから、16ビットデータを処理する命令であると 認識することができる。

【0034】この情報を制御信号生成器102に転送す るとともに、図3に示した論理に従ってレジスB112 およびC113にはそれぞれクロックを供給し、それ以 外のレジスタA111および演算回路A121、B12 2およびC123にはクロックの供給を停止する。

【0035】この例の場合は、16ビットデータを処理 20 する演算命令であることが命令デコーダ101において 明確になっているので、レジスタB112、レジスタC 113および演算回路B122およびC123に対して クロックを供給する。

【0036】つまり、レジスタB112を動作させるた めのレジスタ制御信用クロック信号132、同様にレジ スタC113のための制御用クロック信号133、演算 回路 B 1 2 2 のための演算回路制御用クロック信号 1 4 2、演算回路C123のための演算回路制御用クロック 信号143を介してクロックを供給する。

【0037】その結果、レジスタA111および演算回 路A121に対する電力が削減できることになる。

【0038】次に第2の実施の形態について説明する と、このプロセッサは、レジスタ間の転送命令を実行す る場合の例である。

【0039】例えば、8ビットのレジスタ間転送命令を 実行する場合について説明すると、8ビットレジスタ間 転送命令を命令デコーダ101でデコードすると、ビッ ト24および25がそれぞれ0および0という情報が得 られるので、8ビットデータを扱う命令であることを認 40 ク図である。

【0040】その情報を制御信号生成器102に転送 し、図4の出力論理にしたがってクロックを供給する。 この例の場合は、8ビットデータを扱う命令であるこ とは命令デコーダ101において明確になっているの で、レジスタC113のみに対してクロックを供給する ことになる..

【0041】つまり、レジスタC113を動作させるた めのレジスタ制御用クロック信号133を介してクロッ クを供給する。その結果、レジスタA 1 1 1、レジスタ 50 ロック信号

B112、演算回路A121、演算回路B122、演算 回路C123はクロックが供給されないので動作せず、 したがって、消費電力を削減することができる。 [0042]

【発明の効果】以上説明したように、本発明の低消費電 力マイクロプロセッサは、ビット長が異なるデータを処 理する命令を扱うマイクロプロセッサにおいて、前記命 今に前記ビット長を指定するビット長サイズ情報が埋め 込まれた命令フォーマットを用いるとともに、前記命令 を解読する命令デコーダと、前記命令の処理内容に準じ てそれぞれ予め定められた前記ビット長に対応したビッ ト幅をもつ、複数のレジスタおよび複数の演算回路と、 同じビット幅をもつ前記レジスタおよび前記演算回路相 互間をそれぞれ接続するデータパスと、前記命令デコー ダで解読された制御情報に含まれる前記ビット長サイズ 情報を抽出し、この情報に対応する前記ビット幅をもっ た前記レジスタおよび前記演算回路へそれぞれクロック 信号を供給するか否かを制御する制御信号生成手段とを 備え、この制御信号生成手段は、実行中の前記命令から 抽出された前記ピット長サイズ情報をデコードし、その デコード結果にそれぞれ対応する前記レジスタおよび前 記演算回路にクロック信号が供給されるように制御し、 前記デコード結果に対応しない前記レジスタおよび前記 演算回路にはクロック信号が供給されないように構成さ れるので、電池駆動のプロセッサにおいて、消費電力の 低減が要求されている場合に、処理を行なうデータ長に 応じて、動作すべきレジスタおよび演算回路のみを動作 させることができ、無駄の動作をするデータバス部が生 じることがなく、消費電力が低減できる。

【図面の簡単な説明】

【図1】本発明の第1の実施鵜の形態のマイクロプロセ ッサのブロック図である。

【図2】第1の実施の形態で用いる命令フォーマットを 示す図である。

【図3】制御信号生成器の16ビット減算命令のクロッ ク出力論理を示す図である。

【図4】制御信号生成器のレジスタ間転送命令のクロッ ク出力論理を示す図である。

【図5】従来のマイクロプロセッサの構成を示すブロッ

【符号の説明】

101, 301 命令デコーダ

102, 302 制御信号生成器

203 データビット長情報

1 1 1 16ビット幅のレジスタA

112, 113 8 ビット幅のレジスタ B および C

121 16ビット幅の演算回路A

122, 123 8ビット幅の演算回路BおよびC

131, 132, 133, 331 レジスタ制御用ク

9

141, 142, 143, 341 演算回路制御用ク

151 16ビット幅のレジスタおよび演算回路間通信バス

ロック信号

152, 153 8ビット幅のレジスタおよび演算回 路間通信バス

161 16ビット幅のレジスタおよびシステムイン タフェース間の通信バス : *162,163 8ビット幅のレジスタおよびシステムインタフェース間の通信バス

311 32ビット幅のレジスタ

321 32ビット幅の演算回路

351 32ビット幅のレジスタおよび演算回路間通


10

信バス

361 32ビット幅のレジスタおよびシステムイン

タフェース間の通信バス

【図1】



【図2】

Γ	OP	SIZE	SRC1	18 18	16	MEDIAT	E
_	6 E 2 F	2421	42.1	4291		185*1	
3 : 5 :	スタ形式 1 28 OP	25 2 SIZE	3 20 SRC1	19 16	15 12 SRC2	11 8 SA	7 FUNC
L	841	2K++	44+1	4E+	4 4 7 h	44.1	85.1
SISI	P	翼対象のデー −スレジスタ −スレジスタ −ゲットレジ	1番号 2番号 スタ番号	重型) 長オペレーション			

【図3】

デーク長	SIZE	レジスタA	レジスタB	レジスタC	複算回路 A	資算回路 B	演算回路 C
8ピットデータ	00	OFF	OFF	ON	OFF	OFF	OFF
16ピットデータ	01	OFF	ON ·	ON	OFF	ON	ON
32ピットデータ	11	ON	ON	ON	ON	ON	ON


SIZE…命令コード中のピット24,25 ON------クロックを供給する OFF-----クロックを供給しない

【図4】

データ長	SIZE	レジスタA	レゼスタB	レジスタC	故算回路A	独集回路 B	装算回路C
8ピットゲータ	00	OFF	OFF	ON	OFF	OFF	OFF
16ビットデータ	01	OFF	ON	ON	OFF	OFF	OFF
32ピットデータ	1.1	ON	ON	ON	OFF	OFF	OFF

SIZE…命令コード中のピット24, 28 ON……クロックを供給する

【図5】



フロントページの続き

(58)調査した分野(Int.Cl.⁶, DB名)

G06F 1/04 301

G06F 9/38 370

G06F 15/78 510